XC7Z020

Produktaj propraĵoj:

Medio kaj eksporta klasifiko:

Zynq-7000 SoC Unua Generacia Arkitekturo:
La familio Zynq®-7000 baziĝas sur la arkitekturo Xilinx SoC.Ĉi tiuj produktoj integras riĉan karakterizaĵan dukernan aŭ unukernan ARM® Cortex™-A9 bazitan pretigsistemon (PS) kaj 28 nm Xilinx programeblan logiko (PL) en ununura aparato.La CPU-ARM Cortex-A9 estas la koro de la PS kaj ankaŭ inkluzivas sur-blatan memoron, eksterajn memorinterfacojn kaj riĉan aron de ekstercentraj konekteblecaj interfacoj.Pretiga Sistemo (PS) ARM Cortex-A9 Bazita Aplika Procesoro-Unuo (APU) • 2.5 DMIPS/MHz per CPU • CPU-frekvenco: Ĝis 1 GHz • Kohera plurprocesora subteno • ARMv7-A arkitekturo • TrustZone® sekureco • Thumb®-2 instrukcio aro • Jazelle® RCT-ekzekuto Medio Arkitekturo • NEON™ amaskomunikila-pretiga motoro • Ununura kaj duobla precizeca Vektora Flotpunkto-Unuo (VFPU) • CoreSight™ kaj Program Trace Macrocell (PTM) • Temporizilo kaj Interrompoj • Tri gardohundo-tempigiloj • Unu tutmonda tempigilo • Du tri-temporizigaj nombriloj Kaŝmemoroj • 32 KB Nivelo 1 4-maniera aro-asocieca instrukcio kaj datumkaŝmemoroj (sendependaj por ĉiu CPU) • 512 KB 8-maniera aro-asocieca Nivelo 2-kaŝmemoro (dividita inter la CPUoj) • Byte-egaleca subteno Sur-blata Memoro • Sur-blata ekŝarga ROM • 256 KB sur-blata RAM (OCM) • Byte-egaleca subteno Eksteraj Memoraj Interfacoj • Plurprotokola dinamika memorregilo • 16-bit aŭ 32-bita interfacoj al DDR3, DDR3L, DDR2, aŭ LPDDR2-memoroj • ECC-subteno en 16-bita reĝimo • 1GB da adrespaco uzante single-rango de 8-, 16-, aŭ 32-bit-larĝaj memoroj • Senmovaj memorinterfacoj • 8-bita SRAM-datumbuso kun ĝis 64 MB-subteno • Paralela NOR-fulmsubteno • ONFI1.0 NAND-fulmsubteno (1-bita ECC ) • 1-bita SPI, 2-bita SPI, 4-bita SPI (kvaropo-SPI), aŭ du kvar-bita-SPI (8-bita) seria NOR fulmo 8-kanala DMA-Regilo • Memoro-al-memoro, memor-al -periferia, periferia-al-memoro, kaj disvastig-kolekta transakciosubteno I/O Ekstercentraloj kaj Interfacoj • Du 10/100/1000 tri-rapidecaj Ethernet MAC-ekscentraloj kun IEEE Std 802.3 kaj IEEE Std 1588 revizio 2.0 subteno • Disvastiga DMA kapablo • Rekono de 1588 rev.2 PTP-kadroj • GMII, RGMII, kaj SGMII-interfacoj • Du USB 2.0 OTG ekstercentraj, ĉiu subtenanta ĝis 12 Finpunktoj • USB 2.0 konforma aparato IP-kerno • Subtenas sur-la-voja, alta rapideco, plenrapida, kaj malalta- rapidreĝimoj • Intel EHCI-konforma USB-gastiganto • 8-bita ULPI ekstera PHY-interfaco • Du plenaj CAN 2.0B-konformaj CAN-businterfacoj • CAN 2.0-A kaj CAN 2.0-B kaj ISO 118981-1-normo konforma • Ekstera PHY-interfaco • Du SD /SDIO 2.0/MMC3.31-konformaj regiloj • Du plen-dupleksaj SPI-havenoj kun tri periferiaj pecetoj elektas • Du altrapidaj UART-oj (ĝis 1 Mb/s) • Du majstraj kaj sklavaj I2C-interfacoj • GPIO kun kvar 32-bitaj bankoj , el kiuj ĝis 54 bitoj povas esti uzataj kun la PS I/O (unu banko de 32b kaj unu banko de 22b) kaj ĝis 64 bitoj (ĝis du bankoj de 32b) konektitaj al la Programebla Logiko • Ĝis 54 flekseblaj multipleksita I/O (MIO) por ekstercentraj pinglaj taskoj Interkonekto • Alt-bendolarĝa konektebleco ene de PS kaj inter PS kaj PL • ARM AMBA® AXI bazita • QoS-subteno sur kritikal majstroj por latenteco kaj bando.