Produktoj

XC7A50T(Plena gamo de spotvendoj)

Mallonga priskribo:

Boyad Partnumero: XC7A50T

fabrikanto:AMD Xilinx

Produktnumero de fabrikanto: XC7A50T

priskribi:IC FPGA 106 I/O 238CSBGA

Originala fabriko norma livera tempo: 52 semajnoj

Detala Priskribo:serio Field Programable Gate Array (FPGA) IC 106 2764800 52160 238-LFBGA, CSPBGA


Produkta Detalo

Produktaj Etikedoj

produktaj propraĵoj:

TIPO PRISKRIBI
kategorio Integra cirkvito (IC)  Enigita - FPGA (Kampa Programebla Pordega Tablo)
fabrikanto AMD Xilinx
serio Artix-7
Pako pleto
produkta statuso en stoko
Nombro de LAB/CLB 4075
Nombro de logikaj elementoj/unuoj 52160
Totalaj RAM-bitoj 2764800
I/O-kalkulo 106
Tensio - Funkciigita 0.95V ~ 1.05V
tipo de instalado Surfaca Monto Tipo
Funkcia temperaturo 0 °C ~ 85 °C (TJ)
Pako/Enfermaĵo 238-LFBGA, CSPBGA
Provizanta Aparato Pakado 238-CSBGA (10x10)
Baza produkta nombro XC7A50

raporti cimon
Medio kaj Eksporta Klasifiko:

ATRIBUTOJ PRISKRIBI
RoHS-statuso Konforma al ROHS3-specifo
Humid-Senteveca Nivelo (MSL) 3 (168 horoj)
Statuso REACH Ne-REACH-produktoj
ECCN EAR99
HTSUS 8542.39.0001

DC Karakterizaĵoj
Artix-7 FPGA-datumo:
DC kaj AC Ŝanĝanta Karakterizaĵoj
DS181 (v1.27) la 10-an de februaro 2022
Specifo de Produkto
Tablo 1: Absolutaj Maksimumaj Taksoj(1)
Simbolo Priskribo Min Max Unuoj
FPGA Logiko
VCCINT
Interna tensio -0,5 1,1 V
VCCAUX
Helpproviza tensio -0,5 2,0 V
VCCBRAM
Livertensio por la blokaj RAM-memoroj -0.5 1.1 V
VCCO
Eliraj ŝoforoj provizas tension por HR I/O-bankoj –0.5 3.6 V
VREF
Eniga referenca tensio -0.5 2.0 V
VIN(2)(3)(4)
I/O-enira tensio -0.4 VCCO + 0.55 V
I/O-enirtensio (kiam VCCO = 3.3V) por VREF kaj diferencigaj I/O-normoj
krom TMDS_33(5)
–0,4 2,625 V
VCCBATT
Ŝlosila memorbaterio rezerva provizo -0.5 2.0 V
GTP-ricevilo
VMGTAVCC
Analoga livertensio por la GTP dissendilo kaj ricevilo cirkvitoj -0.5 1.1 V
VMGTAVTT
Analoga livertensio por la GTP-dissendilo kaj ricevilaj fincirkvitoj -0.5 1.32 V
VMGTREFCLK
Referenca horloĝo absoluta enira tensio –0,5 1,32 V
Tabelo 2: Rekomenditaj Funkciaj Kondiĉoj (1) (2)
Simbolo Priskribo Min Typ Maksimumaj Unuoj
FPGA Logiko
VCCINT(3)
Por aparatoj -3, -2, -2LE (1.0V), -1, -1Q, -1M: interna provizotensio 0.95 1.00 1.05 V
Por -1LI (0.95V) aparatoj: interna provizotensio 0.92 0.95 0.98 V
Por -2LE (0.9V) aparatoj: interna provizotensio 0.87 0.90 0.93 V
VCCAUX
Helpproviza tensio 1,71 1,80 1,89 V
VCCBRAM(3)
Por -3, -2, -2LE (1.0V), -2LE (0.9V), -1, -1Q, -1M aparatoj: bloku RAM-provizon
tensio
0,95 1,00 1,05 V
Por -1LI (0.95V) aparatoj: bloku RAM-provizotensio 0.92 0.95 0.98 V
VCCO(4)(5)
Livotensio por HR I/O-bankoj 1.14 - 3.465 V
VIN (6)
I/O eniga tensio -0.20 - VCCO + 0.20 V
I/O-enirtensio (kiam VCCO = 3.3V) por VREF kaj diferencigaj I/O-normoj
krom TMDS_33(7)
–0,20 – 2,625 V
IIN(8)
Maksimuma kurento tra iu ajn pinglo en elektra aŭ nefunkciigita banko kiam
antaŭen polarigante la krampodiodon.
– – 10 mA
VCCBATT(9)
Bateria tensio 1.0 - 1.89 V
GTP-ricevilo
VMGTAVCC(10)
Analoga livertensio por la GTP dissendilo kaj ricevilo cirkvitoj 0.97 1.0 1.03 V
VMGTAVTT(10)
Analoga livertensio por la GTP-dissendilo kaj ricevilaj fincirkvitoj 1.17 1.2 1.23 V


  • Antaŭa:
  • Sekva:

  • Lasu Vian Mesaĝon

    Rilataj Produktoj

    Lasu Vian Mesaĝon