parametro:
parametronomo | atributa valoro |
Ĉu Rohs estas atestita? | renkontas la |
Komercaj Nomoj | XILINX (Xilinx) |
Atingu Konformecan Kodon | compli |
ECCN-kodo | 3A991.D |
maksimuma horloĝa frekvenco | 667 MHz |
JESD-30-kodo | S-PBGA-B484 |
JESD-609-kodo | e1 |
Humidec-Senteveca Nivelo | 3 |
nombro da eniroj | 338 |
Nombro de logikaj unuoj | 147443 |
Tempoj de eligo | 338 |
Nombro de terminaloj | 484 |
Paka korpo materialo | PLASTO/EPOXYO |
pakaĵkodo | FBGA |
Enkapsuligu ekvivalentan kodon | BGA484,22X22,32 |
Paka formo | kvadrato |
Pakoformo | KREDA ARRAY, FAJNA TONO |
Pinta Reflua Temperaturo (Celsius) | 260 |
nutrado | 1.2,1.2/3.3,2.5/3.3 V |
Programebla Logika Tipo | KAMPO PROGRAMEBLA PORDEGA TARO |
Atestada stato | Ne Kvalifikita |
surfaca monto | JES |
teknologio | CMOS |
Fina surfaco | STANA ARGENTA KUPRO |
Fina formo | PILKO |
Fina tonalto | 0,8 mm |
Fina loko | FUNDO |
Maksimuma tempo ĉe pinta reflua temperaturo | 30 |
Ĝenerala priskribo :
Xilinx® 7-serio FPGA-oj konsistas el kvar FPGA-familioj kiuj traktas la kompletan gamon de sistemaj postuloj, intervalante de malalta kosto, malgranda formofaktoro,
kost-sentemaj, alt-volumenaj aplikoj al ultra-altnivela konektebla bendolarĝo, logika kapacito kaj signal-prilabora kapablo por la plej postulema
alt-efikecaj aplikoj.La 7 serioj FPGAoj inkludas:
• Familio Spartan®-7: Optimumigita por malalta kosto, plej malalta potenco kaj alta
I/O-efikeco.Havebla en malmultekosta, tre malgranda formo-faktoro
pakado por plej malgranda PCB-piedsigno.
• Artix®-7 Familio: Optimumigita por malaltaj potencaj aplikoj postulantaj seriajn
elsendiloj kaj alta DSP kaj logika trairo.Provizas la plej malaltan
totala fakturo de materialoj kostas por alta rendimento, kost-sentema
aplikoj.
• Kintex®-7 Family: Optimumigita por plej bona prezo-rendimento kun 2X
plibonigo kompare kun antaŭa generacio, ebligante novan klason
de FPGAoj.
• Familio Virtex®-7: Optimumigita por plej alta sistema rendimento kaj
kapacito kun 2X plibonigo en sistema rendimento.Plej alta
kapablo-aparatoj ebligitaj per stakigita silicia interkonekto (SSI)
teknologio.
Konstruite sur pintnivela, alt-efikeca, malalt-potenca (HPL), 28 nm, alt-k-metala pordego (HKMG) proceza teknologio, 7 serioj FPGA ebligas
senekzempla pliiĝo en sistema rendimento kun 2.9 Tb/s de I/O-bendolarĝo, 2 milionoj da logika ĉelkapacito kaj 5.3 TMAC/s DSP, konsumante 50% malpli.
potenco ol antaŭaj generaciaj aparatoj por oferti plene programeblan alternativon al ASSP-oj kaj ASIC-oj.
Resumo de 7 Serioj FPGA Trajtoj
• Altnivela alt-efikeca FPGA-logiko bazita sur reala 6-eniga aspekto
up table (LUT) teknologio agordebla kiel distribuita memoro.
• 36 Kb du-havena bloka RAM kun enkonstruita FIFO-logiko por sur-blataj datumoj
bufrado.
• Alt-efikeca SelectIO™-teknologio kun subteno por DDR3
interfacoj ĝis 1,866 Mb/s.
• Altrapida seria konektebleco kun enkonstruitaj multi-gigabitaj transceptoroj
de 600 Mb/s ĝis max.tarifoj de 6.6 Gb/s ĝis 28.05 Gb/s, proponante a
speciala malalt-potenca reĝimo, optimumigita por pecetaj interfacoj.
• Uzanto agordebla analoga interfaco (XADC), korpigante duobla
12-bitaj 1MSPS analog-al-ciferecaj konvertiloj kun sur-blato termika kaj
provizaj sensiloj.
• DSP-tranĉaĵoj kun 25 x 18 multiplikilo, 48-bita akumulilo kaj antaŭ-adiciulo
por alt-efikeca filtrado, inkluzive de optimumigita simetria
koeficienta filtrado.
• Potencaj horloĝaj administradkaheloj (CMT), kombinante faz-ŝlositajn
buklo (PLL) kaj miksreĝima horloĝmanaĝero (MMCM) blokoj por alta
precizeco kaj malalta tremo.
• Rapide deploji enigitan prilaboradon kun MicroBlaze™-procesoro.
• Integrita bloko por PCI Express® (PCIe), por ĝis x8 Gen3
Finpunkto kaj Root Port-dezajnoj.
• Vasta vario de agordaj elektoj, inkluzive de subteno por
varmemoroj, 256-bita AES-ĉifrado kun HMAC/SHA-256
aŭtentigo, kaj enkonstruita SEU-detekto kaj korekto.
• Malaltkosta, drato-ligo, nuda-morta flip-peceto, kaj alta signala integreco.
blato-pakaĵo proponante facilan migradon inter familianoj en
la sama pako.Ĉiuj pakoj haveblaj en Pb-libera kaj elektita
pakoj en opcio Pb.
• Desegnita por alta rendimento kaj plej malalta potenco kun 28 nm,
HKMG, HPL-procezo, 1.0V-kerna tensio-proceza teknologio kaj
0.9V kerna tensio elekto por eĉ pli malalta potenco.